ページの本文へ

Hitachi
お問い合わせお問い合わせ

SoC/FPGA設計サービス

マイコン設計技術、高速インタフェース設計技術、画像処理、解析技術をベースにしたSoC設計サービスを提供します。また、汎用品で不足している機能、性能を補うためのFPGAによる設計サービスを提供します。

設計フロー

部分設計への対応が可能です。

ボード設計フロー

*1
設計着手前デザインレビュー
*2
設計完了デザインレビュー1
*3
設計完了デザインレビュー2
*4
評価結果デザインレビュー

コア技術・開発事例

コア技術・開発事例
マルチCPU搭載
SoC設計技術
  • 自販機向けSoC設計（ARM11x1, ARM7x1）
  • Flashコントローラ向け（Cortex-A9 x4）SoC設計
  • 車載ECU向けSoC設計（CR52, MIPS, DFP）
  • マルチコア同期動作 安全技術（SH4x2）
  • 車載ADAS向けSoCトップ設計
PCI制御設計技術
  • Flashコントローラ向けPCIe（Gen2, x8, 3.2Gbps）
  • スパコン間連結40Gbpsスイッチ（Gen2, x8）
  • スパコン間連結64Gbpsスイッチ（Gen3, x8）
  • 64bit PCI/PCI-XバスインターフェースIP設計
  • 車載SoC用PCIe（Gen2, x2）
Ethernet、CAN、USB
制御設計技術
  • 100M/1G/10G Ethernet MAC IP開発
  • 100G Ethernet スイッチ開発
  • L2スイッチ、L3ルータのハード中継技術
  • CAN-FD転送技術
  • USB 3.0 転送技術
CPUシステムバス
制御技術
  • Flashコントローラ向けバス設計（128bit, 400MHz）
  • 車載ECU向けシステムバス（256bit, 400MHz）
  • AMBA AHB/AXIバスマスタ設計
  • Intel Avalon-STインタフェース設計
  • Intel SoC-FPGA搭載HPS利用技術
DDRメモリ
制御設計技術
  • Flashコントローラ向けDDR3コントローラ設計
  • ドアホン用DDRコントローラ設計
  • 車載SoC用DDR4コントローラ設計
  • Intel DDR3/4コントローラ利用技術
  • DDR3/4のDual Channel化設計
画像処理、解析技術
  • 画像補正技術
  • AF制御技術
高位設計技術
  • SystemCを用いたFPGA合成技術
  • OpenCLを用いた仮想環境開発
  • OpenCLを用いた画像認識FPGA設計
  • OpenCV, C/C++を用いた機械学習システム
  • モデルベースによるシステム性能評価

開発事例

ストレージ用FlashコントローラSoC開発

SoC/FPGA設計例1：ストレージ用FlashコントローラSoC開発

AI／FPGAソリューション

優れた半導体設計技術をFPGA設計に適用したデザインサービスを提供します。AI技術も加えて画像認識装置などを最適なFPGAで実現するソリューションを提案します。有力ベンダの先端FPGAの使いこなしを支援します。

技術のご紹介

  • お客さまのご要望を伺い最適なAIシステムのハードウェア（およびソフトウェア）のご提案
  • 高位言語設計技術を活用したFPGAの短期間高品質設計開発
  • FPGA性能を高効率に引き出すHDL実装によるハードウェア開発

お客さまの悩みをハードウェア化することで解決

  • 小型低消費電力でリアルタイムに人物・物体などを検出したい
  • 移動カメラによる周辺監視機能を実現したい
  • 低コストな装置を開発したい

AIエッジデバイス実現の流れ

コンサルティングから設計、実機評価までのワンストップ開発を実現します。作業の一部を切り出しての対応も可能です。

【ワンストップ開発　開発フロー】

物体・人物認識アルゴリズム学習＆推論→ハード化コンサルティング→C＋＋（ソフト／ハード）→高品位言語設計／HDL設計→FPGA実装・ボード設計→実機評価→プロトタイプ→人物認識デモ、物体・人物認識アルゴリズム学習＆推論→CUDA→GPU実装→ボード設計→実機評価→再学習

【各項目のサービス】

*1
ハード化コンサルティング：

アルゴリズム分析では、並列演算処理数、使用メモリなどのハードウェアリソースの見積もりを実施します→アルゴリズム分割では、お客さま要求仕様とアルゴリズム分析結果により、ハードウェア・ソフトウェアの処理分割を実施します

*2
C++（ソフト/ハード）：
ソフトウェア部（ホストプログラム）および、ハードウェア部（HW Accel.）のコーディング
HW Accel.部を設計対象とする。
*3
ボード設計：
豊富なアナログ設計技術をもとに、省電力・小型ボード設計、試作を行います。量産を考慮した低コスト・部品点数最適化設計を行います。

デザインサービス例
（1）高位言語設計のデザインサービス例　「人物検出と表示デモ装置」

FPGAの構成

cyclone v SoC（85K LE）

装置の構成

  • ARM 2Core
  • Video IP（HDL）
  • AI H／W Accel.（OpenCL）
  • AI FrameWork（C++）

USBカメラ入力から、人物を認識して検知して表示装置に出力している様子
USBカメラ入力から、人物を認識して検知して表示装置に出力している様子

「人物検出と表示デモ装置」の特徴

  • 安価なUSBカメラで実現可能
  • 90%正解率
  • 20fps（認識処理速度）
  • 5W動作（ファンレス+モバイルバッテリー駆動）

（2） HDL設計のデザインサービス例　「HDL設計を用いた機能最適化による動体認識装置」

FPGAの構成

動体検出回路の構成最適化によりデータムーバの時間も低減

Arria 10 SoC（660K LE）

装置の構成

  • ARM 2Core
  • Video IP（HDL）
  • AI H／W Accel.（HDL）
  • AI FrameWork（C++）

装置の全体図

インテルArria 10 SoC開発キット

認識の様子

ボトル、椅子、人物を認識している様子

「動体認識装置」の特徴

  • 60fps（HDL部認識処理速度、Latency≒16.6ms）
  • 16W動作

HDL設計による実績

HDL設計による実績
Neural Net Input Size Precision Device（FPGA） Frame late
Segnet 640×480 FP16 Stratix 10 〜2 fps
AlexNet（reduced） 256×256 INT32 Zynq Ultrascale+ 〜50 fps
Faster-RCNN 320×256 INT16 Stratix 10 〜30 fps
Tiny YOLO 352×288 bfloat16 Arria 10 〜60 fps

パートナー

Design Solutions Network

当社は、Intel FPGAのパートナープログラムであるデザイン・ソリューション・ネットワークのメンバです。製品ロードマップ、ボード、IP、製品プロモーションへの早期アクセスや優先的な技術支援と販売支援といった、顧客サポートを加速させるIntel社の特典を利用し、最新技術でFPGA開発を行います。

商標注記

  • Ethernetは、富士フイルムビジネスイノベーションジャパン株式会社の登録商標です。
  • SHは、ルネサスエレクトロニクス株式会社の登録商標です。
  • Arm、Cortex、AMBAはArm Limitedの登録商標です。
  • Intel はIntel Corporationの登録商標です。
  • MIPS はイマジネーション・テクノロジーズ社の登録商標です。
  • AUTOSARはアウトザール・ゲゼルシャフト・ビュルゲルリッヒェン・レヒツの登録商標です。
  • Linuxは、Linus Torvalds氏の登録商標です。
  • PCIeは、米国およびその他の国における登録商標または商標です。
  • その他の会社名、製品名は、各社の登録商標または商標です。

お問い合わせ

本件に関する詳細について、フォームからお問い合わせいただけます。

お問い合わせフォーム