このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。
2011年3月29日
株式会社日立超LSIシステムズ
日立超LSI、IEEE1588規格に準拠した論理ＩＰコアを製品化
イーサネット環境でリアルタイム処理を可能とする高精度の時刻同期をハードウェアで実現
株式会社日立超LSIシステムズ(本社：東京都国分寺市、取締役社長：馬場志朗／以下、日立超LSI)は、2011年3月29日より、IEEE1588（*1）規格に準拠したイーサネット用論理IPコア(以下、時刻同期論理IP-Core)の提供を開始します。日立超LSIでは、これまで多くの市場実績のある10GbpsイーサネットMAC（*2）をはじめとするイーサネット論理IPコアを用いたASIC（*3）・FPGA（*4）開発に取り組んできましたが、今回新たに開発した時刻同期論理IP-Coreをラインアップに加えることで、より多様なニーズに対応したASIC・FPGA開発が可能となりました。
イーサネットは、元来非同期通信で時刻同期の概念がないため、これまでリアルタイム処理が必要なネットワークシステムに積極的に用いられることはありませんでした。そこで日立超LSIでは、IEEE1588規格に着目し、本規格に準拠し、イーサネット環境において高精度な時刻同期を実現する論理IPコアを開発しました。この時刻同期論理IP-Coreをネットワーク接続機器に内蔵することにより、リアルタイム処理が可能になるため、新たなイーサネット環境の利用領域が拡がります。例えば、従来独自技術や適用分野を限定した通信方式を使用していた産業機器や計測機器分野においても、他のイーサネットLANとのシームレスなネットワーク構築が可能となります。
時刻同期論理IP-Core は、IEEE1588規格のタイミングクリティカルな制御をハードウェア論理で実現します。そのため、ソフトウェアで実現した場合のようにCPU性能やアプリケーション実行による影響を受けることがなく、機器間の時刻同期を±1μs以内（*5）という極めて高い精度で実現することができます。また、日立超LSI製のイーサネット MAC論理IPコア群（*6）との親和性も確保しており、開発期間の短縮を実現します。
日立超LSIでは、ユーザーニーズに合わせたカスタマイズおよび時刻同期論理IP-Coreを組み込んだASIC・FPGA開発をはじめ、用途に応じ、Verilog-HDLのソースコードやFPGA向けネットリストとして提供します。
日立超LSIは、多くの市場実績をもつイーサネットテクノロジーをベースに、今後も省電力を含むイーサネットの多様化に応える製品開発を行なうとともに、これらのIP技術を生かしたネットワークソリューションでユーザーの最適な製品開発をサポートしていきます。
イーサネットは、富士ゼロックス株式会社の登録商標です。
